Functional monitoring circuit for microprocessor in control system - compares microprocessor data with stored data at test points within operating program

Patent Assignee: VDO SCHINDLING AG ADOLF

**Inventors:** REISCH W

Patent Family											
Patent Number	Kind	Date	<b>Application Number</b>	Kind	Date	Week	Type				
DE 3704318	A	19880825	DE 3704318	A	19870212	198835	В				
DE 3704318	C2	19960411	DE 3704318	Α	19870212	199619					

Priority Applications (Number Kind Date): DE 3704318 A (19870212)

i and the second		Appears to the Papears II I have been a good and a good at		The second section of the second section of the second section of the second section s					
Patent Details									
Patent	Kind	Language	Page	Main IPC	Filing Notes				
DE 3704318	A		7						
DE_3704318	C2		6	G06F-011/28					

### **Abstract:**

DE 3704318 A

A microprocessor (1) has outputs (5) connected to one group of inputs (6) of a comparison circuit (7), and an output (8) connected to a counting circuit (9). The outputs of the latter go to the address inputs of a read only PROM (11). The outputs of the PROM are fed to a second group of comparison circuit inputs (12).

The output of the comparison circuit is fed via a gate (13) to the main output terminal (15) and the pulses fed by the microprocessor to the counting circuit are also fed to a second input of the gate.

USE/ADVANTAGE - Monitoring microprocessor operation in control system e.g. in a vehicle. Little extra circuitry is needed to ensure that complete operating program is monitored, improved safety.

1/4

Derwent World Patents Index © 2005 Derwent Information Ltd. All rights reserved. Dialog® File Number 351 Accession Number 7609129

## 19 BUNDESREPUBLIK **DEUTSCHLAND**

# Patentschrift DE 37 04 318 C 2

(51) Int. Cl.<sup>8</sup>: G 06 F 11/28 G 06 F 11/30



PATENTAMT

Aktenzeichen:

P 37 04 318.8-53

Anmeldetag:

12. 2.87

Offenlegungstag:

25. 8.88

Veröffentlichungstag

der Patenterteilung: 11. 4.98

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

(73) Patentinhaber:

VDO Adolf Schindling AG, 60326 Frankfurt, DE

② Erfinder:


Reisch, Wolfgang, 6000 Frankfurt, DE

56) Für die Beurteilung der Patentfähigkeit In Betracht gezogene Druckschriften:

> 35 02 387 A1 DE DE 29 39 194 A1 DD 2 23 845 A1

(64) Anordnungen zur Überwachung der Funktion eines Mikroprozessors

Anordnung zur Überwachung der Funktion eines Mikroprozessors, bei welcher der Mikroprozessor mit einer Vergleichsschaltung verbunden ist, die vom Mikroprozessor gelieferte Daten mit abgespeicherten Solldaten vergleicht, dadurch gekennzeichnet, daß an Ausgänge (5) des Mikroprozessors (1) eine erste Gruppe von Eingängen (6) der Vergleichsscheltung (7) und an einen weiteren Ausgang (8) des Mikroprozessors (1) eine Zählschaltung (9) angeschlossen ist, daß Ausgänge der Zählschaltung (9) mit Adresseneingängen eines Nur-Lese-Speichers (PROM) (11) verbunden sind, in welchem die Solldaten enthalten sind, daß Ausgänge des Nur-Lese-Speichers (11) an eine zweite Gruppe von Eingängen (12) der Vergleichsschaltung (7) angeschlossen sind und daß ein Ausgang der Vergleichsschaltung (7) über eine UND-Schaltung (13) mit dem Ausgang (15) der Anordnung verbunden ist, wobei einem weiteren Eingang der UND-Schaltung (13) der vom weiteren Ausgang (8) des Mikroprozessors (1) abgegebene Impuls zugeführt ist.



### Beschreibung

Die Erfindung betrifft Anordnungen zur Überwachung der Funktion eines Mikroprozesses gemäß dem Oberbegriff der Patentansprüche 1,2 und 9.

Bei elektronischen Steuergeräten mit einem Mikroprozessor ist es wichtig, die ordnungsgemäße Funktion des Mikroprozessors zu überwachen. Dieses trifft insbesondere für Steuergeräte in Kraftfahrzeugen zu, die sicherheitsrelevante Funktionen ausführen.

Eine bekannte Schaltungsanordnung zur Überwachung eines Mikroprozessors besteht darin, daß eine monostabile Kippschaltung mit einem Ausgang verbunden ist, über welchen der Mikroprozessor bei ordnungsgemäßer Funktion innerhalb vorgegebener Zeitintervalle Impulse abgibt. Unterbleibt ein Impuls, so gerät die Kippschaltung in ihren stabilen Zustand, worauf ein Fehlersignal erzeugt, ein Reset des Mikroprozessors durchgeführt oder auf ein redundantes System umgeschaltet werden kann.

Bei dieser bekannten Schaltungsanordnung kann es — beispielsweise durch Störungen beim Programmablauf — vorkommen, daß die rechtzeitige Abgabe von Impulsen an die monostabile Kippschaltung erfolgt, obwohl eine Funktionsstörung des Steuergerätes vorliegt.

In der DD 2 23 845 A1 ist eine Anordnung zur Erkennung von Fehlern in der Funktionsweise eines Mikrorechners bekannt. Dabei ist der Mikrorechner mit einer intelligenten Einheit verbunden, wobei die intelligente Einheit anliegende Codierungen mit abgespeicherten 30 Daten vergleicht.

Aus der DE 35 02 387 A1 ist es bekannt, daß eine Zentraleinheit mit einer Kontrolleinheit verbunden ist, die mehrere Speichereinheiten aufweist und welche die Kennung aller Kontrollpunkte mit der abgespeicherten 35 erlaubten Kennung vergleicht. Wie dies im einzelnen realisiert wird, ist nicht zu entnehmen.

Aufgabe der vorliegenden Erfindung ist es daher, die Sicherheit bei der Überwachung eines Mikroprozessors zu erhöhen.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß an Ausgänge des Mikroprozessors eine erste Gruppe von Eingängen der Vergleichsschaltung und an einen weiteren Ausgang des Mikroprozessors eine Zählschaltung angeschlossen ist, daß Ausgänge der Zählschaltung mit Adresseneingängen eines Nur-Lese-Speichers (PROM) verbunden sind, in welchem die Solldaten enthalten sind, daß Ausgänge des Nur-Lese-Speichers an eine zweite Gruppe von Eingängen der Vergleichsschaltung angeschlossen sind und daß ein Ausgang der Vergleichsschaltung über eine UND-Schaltung mit dem Ausgang der Anordnung verbunden ist, wobei einem weiteren Eingang der UND-Schaltung der vom weiteren Ausgang des Mikroprozessors abgegebene Impuls zugeführt ist.

Der Speicher für die vorgegebenen Daten und die Vergleichsschaltungen können jedoch auch in vorteilhafter Weise gemäß einer anderen Ausbildung dadurch realisiert werden, daß an Ausgänge des Mikroprozessors Eingänge einer programmierbaren Logikschaltung und an einen weiteren Ausgang des Mikroprozessors eine Zählschaltung angeschlossen ist, daß Ausgänge der Zählschaltung mit weiteren Eingängen der Logikschaltung verbunden sind und daß ein Ausgang der Logikschaltung mit dem Ausgang der Anordnung verbunden 65 ist.

Weiterbildungen der erfindungsgemäßen Anordnung verhindern ein Abgeben einer Fehlermeldung, die da-

durch entstehen kann, daß die Zählschaltung während des gesamten Intervalls zwischen zwei Impulsen konstant die gleichen Daten an die Eingänge der Kippschaltung gibt, während an den Ausgängen des Mikroprozessors laufend wechselnde Werte anliegen. Dementsprechend kann vorgesehen sein, daß der weitere Ausgang des Mikroprozessors mit einem weiteren Eingang der Logikschaltung verbunden ist.

Es kann jedoch anstelle dessen vorgesehen sein, daß an den Ausgang der Logikschaltung ein erster Eingang einer ODER-Schaltung angeschlossen ist und daß der weitere Ausgang des Mikroprozessors gegebenenfalls über einen Impulsformer mit einem zweiten Eingang der ODER-Schaltung verbunden ist.

Als weitere Möglichkeit kann die erfindungsgemäße Anordnung derart weitergebildet sein, daß die Ausgänge des Mikroprozessors über Zwischenspeicher an die Eingänge der Logikschaltung angeschlossen sind.

Eine andere Weiterbildung der erfindungsgemäßen Anordnung besteht darin, daß ferner eine an sich bekannte Schaltung zur Überwachung eines Mikroprozessors mit einer monostabilen Kippschaltung vorgesehen ist.

Zweckmäßige Ausgestaltungen sehen vor, daß die 25 Logikschaltung von einem Nur-Lese-Speicher (PROM) gebildet ist.

Die zu vergleichenden Daten entsprechen denjenigen Daten, die zusammen mit dem Programm im Programmspeicher (ROM) des Mikroprozessors abgelegt sind und von Prüfstelle zu Prüfstelle aufgerufen werden. Dabei ist es möglich, jeweils einem Programm ein PROM mit Vergleichsdaten zuzuordnen. Dieses hat jedoch den Nachteil, daß zu jedem Typ eines bereits programmierten Gerätes ein spezielles PROM für die Überwachung geliefert und als Ersatzteil bereitgehalten werden muß. Dieser Nachteil kann dadurch vermieden werden, daß ein PROM mit Vergleichsdaten programmiert wird, welche bezüglich ihrer Anzahl, ihres Wertes und ihrer Reihenfolge bei verschiedenen Programmen für den Mikroprozessor berücksichtigt werden.

Sollte dieses im Einzelfall nicht zweckmäßig sein, kann gemäß einer anderen Ausbildung der Erfindung vorgesehen sein, daß an Ausgänge des Mikroprozessors eine erste Gruppe von Eingängen einer Vergleichsschaltung und an einen weiteren Ausgang des Mikroprozessors eine Zählschaltung angeschlossen ist, daß Ausgänge der Zählschaltung mit Adresseneingängen eines Schreib-Lese-Speichers (RAM) verbunden sind, daß Ausgänge des Schreib-Lese-Speichers an eine zweite Gruppe von Eingängen der Vergleichsschaltung angeschlossen sind und daß in einem dem Mikroprozessor zugeordneten Nur-Lese-Speicher gespeicherte Daten beim Start des Programms in den Schreib-Lese-Speicher einschreibbar sind.

Mit einer anderen Weiterbildung der Erfindung können unterschiedliche Laufzeiten von Prüfstelle zu Prüfstelle bei der Überwachung berücksichtigt werden. Diese sieht vor, daß im Nur-Lese-Speicher ferner den Prüfstellen zugeordnete vorgegebene Zeitabstände abgelegt sind, daß ein weiterer Zähler mit vom Mikroprozessor unabhängig erzeugten Zählimpulsen versorgt ist, daß von jedem vom weiteren Ausgang des Mikroprozessors abgegebenen Impuls der weitere Zähler auf einen dem zugehörigen Zeitabstand entsprechenden Wert gesetzt wird und daß Mittel zur Abgabe eines Signals vorgesehen sind; wenn der Zählerstand des weiteren Zählers einen vorgegebenen Wert erreicht.

Die Erfindung läßt zahlreiche Ausführungsformen zu.

Drei davon sind schematisch in der Zeichnung an Hand mehrerer Figuren dargestellt und nachfolgend beschrieben. Es zeigt:

Fig. 1 ein erstes Ausführungsbeispiel mit einer Vergleichsschaltung,

Fig. 2 ein zweites Ausführungsbeispiel mit einer Logikschaltung,

Fig. 3 ein drittes Ausführungsbeispiel ebenfalls mit einer Logikschaltung und

Fig. 4 ein viertes Ausführungsbeispiel, bei welchem 10 auch verschiedene Zeitabstände zwischen den Prüfstellen überwacht werden.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen.

Die Figuren stellen Blockschaltbilder dar und dienen 15 im wesentlichen dazu, die Erfindung zu erläutern.

Eine Abwandlung im Rahmen des Fachmännischen ist durchaus möglich, beispielsweise können die einzelnen Baugruppen je nach Gegebenheiten im Einzelfall (beispielsweise die Breite der Bitströme) durch ein oder 20 mehrere käufliche Bauelemente realisiert werden.

Der zu überwachende Mikroprozessor 1 ist mit anderen Baugruppen Teil eines nicht dargestellten Steuersystems. Als Beispiel für andere Baugruppen sind lediglich ein Nur-Lese-Speicher 2, der zur Speicherung des für 25 den Mikroprozessor 1 vorgesehenen Programms dient, sowie ein Schreib-Lese-Speicher 3 und eine Ein/Ausgabeeinheit 4 dargestellt, welche durch ein Bussystem 5 verbunden sind. Der Übersichtlichkeit halber wurde lediglich ein Bussystem dargestellt, das den Adressenbus, 30 den Datenbus und einen Steuerbus umfaßt.

Das Bussystem 5 stellt Ausgänge dar, die mit einer ersten Gruppe 6 von Eingängen eines Komparators 7 verbunden sind.

dem Zähleingang eines Zählers 9 verbunden, dessen parallele Ausgänge 10 mit Adreßeingängen eines Nur-Lese-Speichers (PROM) 11 verbunden sind. Ausgänge des Nur-Lese-Speichers 11 sind an eine zweite Gruppe 12 von Eingängen der Vergleichsschaltung 7 ange- 40 schlossen. Ein Ausgang der Vergleichsschaltung 7, der bei Abweichungen der Signale an beiden Gruppen von Eingängen eine Eins abgibt, ist einem ersten Eingang einer UND-Schaltung 13 zugeführt, deren Ausgang über eine ODER-Schaltung 18 mit einem Flip-Flop 14 45 verbunden ist, dessen einer Ausgang den Ausgang 15 der Anordnung bildet. Ein zweiter Eingang der UND-Schaltung 13 ist über einen Impulsformer 16 mit dem Ausgang 8 des Mikroprozessors 1 verbunden. Außerdem ist an den Ausgang 8 des Mikroprozessors in an 50 anliegen. sich bekannter Weise eine monostabile Kippschaltung 17 angeschlossen, deren Ausgangssignal mit Hilfe einer ODER-Schaltung 18 mit dem Ausgangssignal der UND-Schaltung 13 verknüpft wird.

In dem Programm des Mikroprozessors 1 sind Prüf- 55 stellen vorgesehen, an welchen der Mikroprozessor einerseits veranlaßt wird über den Ausgang 8 einen Impuls abzugeben und bei welchen andererseits für die jeweilige Prüfstelle typische Daten an das Bussystem und damit an die Eingänge 6 der Vergleichsschaltung 60 gegeben werden. Bei der Erstellung des Programms ist darauf zu achten, daß einerseits die Prüfstellen innerhalb vorgegebener Zeitabstände durchlaufen werden und daß andererseits unabhängig von Verzweigungen und Schleifen die Reihenfolge der Prüfstellen eingehal- 65 ten wird. Am besten sind sogenannte strukturierte Programme dafür geeignet.

Der am Ausgang 8 abgegebene Impuls schaltet den

Zähler 9 jeweils um eins weiter, so daß die Ausgangssignale des Zählers 9 die jeweilige Prüfstelle bezeichnen und als Adresse für die im Nur-Lese-Speicher 11 gespeicherten Daten dienen.

Der Nur-Lese-Speicher 11 enthält die jeweils für eine Prüfstelle typischen Daten und gibt diese an die Eingänge 12 der Vergleichsschaltung 7. Solange die den Eingängen der Vergleichsschaltung zugeführten Daten übereinstimmen, gibt die Vergleichsschaltung eine Null an die UND-Schaltung 13, so daß kein Signal an den Setzeingang des Flip-Flops 14 gelangt und somit auch kein Fehlersignal am Ausgang 15 anliegt. Dabei wird vorausgesetzt, daß die monostabile Kippschaltung 17 in ihrem instabilen Zustand verbleibt, da am Ausgang 8 innerhalb vorgegebener Zeitintervalle Impulse auftreten. Ist dieses nicht der Fall, so wird von der monostabilen Kippschaltung 17 über die ODER-Schaltung 18 das Flip-Flop 14 gesetzt und am Ausgang 15 entsteht ein Fehlersignal.

Die Ausführungsbeispiele nach den Fig. 2 und 3 unterscheiden sich vom Ausführungsbeispiel nach Fig. 1 dadurch, daß anstelle des Nur-Lese-Speichers 11 und des Vergleichers 7 eine programmierbare Logikschaltung 20 verwendet wird. Diese ist derart programmiert, daß nur bei einer passenden Kombination des Zählerstandes mit den Daten des Bussystems 5 am Ausgang eine Null ansteht.

Anstelle der programmierbaren Logikschaltung kann bei den Ausführungsbeispielen nach den Fig. 2 und 3 programmierbarer auch ein Nur-Lese-Speicher (PROM) verwendet werden, welchem der Zählerstand und die Daten des Bussystems als Adressen zugeführt

Zur Vermeidung von falschen Fehlermeldungen, die Ein weiterer Ausgang 8 des Mikroprozessors 1 ist mit 35 dadurch entstehen, daß nach jedem Zählimpuls die Ausgänge des Zählers 9 ihren Wert bis zum nächsten Impuls behalten, das Bussystem 5 jedoch laufend andere Werte ausgibt, wird der Zählimpuls bei dem Ausführungsbeispiel nach Fig. 2 einem weiteren Eingang der Logikschaltung 20 zugeführt. Die Logikschaltung 20 ist derart programmiert, daß zwischen den Zählimpulsen unabhängig von den Werten an den anderen Eingängen eine Null am Ausgang ansteht.

Bei dem Ausführungsbeispiel nach Fig. 3 dient zur Vermeidung von falschen Fehlermeldungen ein Zwischenspeicher 21, in welchen die Daten des Bussystems 5 mit jedem Zählimpuls eingeschrieben werden und dann ebenso wie der Zählerstand bis zum nächsten Zählimpuls an den Eingängen der Logikschaltung 20

Das Ausführungsbeispiel gemäß Fig. 4 ist ähnlich wie das in Fig. 1 dargestellte aufgebaut. Die Reihenfolge der Prüfstellen wird genauso überwacht. Die Überwachung bezüglich der vorgegebenen Zeitabstände erfolgt bei dem Ausführungsbeispiel nach Fig. 4 jedoch dadurch, daß im Nur-Lese-Speicher 23 ferner der jeweils einer Prüfstelle zugeordnete Zeitabstand abgelegt ist.

Dieser vorgegebene Zeitabstand ist um einen Toleranzwert größer als die bei normaler Funktion des Mikroprozessors bis zur folgenden Prüfstelle benötigte Zeit, die von Prüfstelle zu Prüfstelle verschieden sein

Bei jedem Zählimpuls, der vom Mikroprozessor abgegeben wird, wird ein weiterer Zähler 24 auf einen dem jeweiligen Zeitabstand entsprechenden Wert gesetzt. Dazu wird einem Enable-Eingang des weiteren Zählers, der als Abwärtszähler ausgebildet ist, über einen Impulsformer 25 der vom Mikroprozessor abgegebene Zählimpuls zugeführt.

Der weitere Zähler 24 wird von einem Signal getaktet, das unabhängig vom Mikroprozessor erzeugt wird. Bei normaler Funktion des Mikroprozessors wird der Zähler wieder gesetzt, bevor er den Wert 0 erreicht. Fällt der Mikroprozessor jedoch aus oder bleibt er in einer Programmschleife hängen, so zählt der weitere Zähler 24 bis 0 und an einem Ausgang wird eine 1 abgegeben, die über die ODER-Schaltung 18 zum Ausgang geleitet wird.

Bei den Ausführungsbeispielen nach den Fig. 2, 3 und 4 wurde auf eine Speicherung des Fehlersignals verzichtet, wie sie bei dem Ausführungsbeispiel nach Fig. 1 mit Hilfe des Flip-Flops 14 vorgenommen wird. Es ist durchaus möglich, auch kurze Fehlersignale auszuwerten, beispielsweise damit einen Reset des Mikroprozessors 1 durchzuführen, wie es in Fig. 2 mit der gestrichelten Linie angedeutet ist. Es sind verschiedene Reaktionen auf die Fehlermeldung möglich, z. B.:

1. auf ein redundantes System umschalten,

2. das fehlerhafte System ganz abschalten und eine Warnlampe einschalten (dann muß der Anwender entscheiden),

3. Reset des Systems, erneuter Versuch,

4. es kann eine bestimmte Anzahl von Neustartversuchen des Systems zugelassen werden.

#### Patentansprüche

1. Anordnung zur Überwachung der Funktion eines Mikroprozessors, bei welcher der Mikroprozessor mit einer Vergleichsschaltung verbunden ist, die vom Mikroprozessor gelieferte Daten mit abgespeicherten Solldaten vergleicht, dadurch gekenn- 35 zeichnet, daß an Ausgänge (5) des Mikroprozessors (1) eine erste Gruppe von Eingängen (6) der Vergleichsschaltung (7) und an einen weiteren Ausgang (8) des Mikroprozessors (1) eine Zählschaltung (9) angeschlossen ist, daß Ausgänge der Zähl- 40 schaltung (9) mit Adresseneingängen eines Nur-Lese-Speichers (PROM) (11) verbunden sind, in welchem die Solldaten enthalten sind, daß Ausgänge des Nur-Lese-Speichers (11) an eine zweite Gruppe von Eingängen (12) der Vergleichsschaltung (7) an- 45 geschlossen sind und daß ein Ausgang der Vergleichsschaltung (7) über eine UND-Schaltung (13) mit dem Ausgang (15) der Anordnung verbunden ist, wobei einem weiteren Eingang der UND-Schaltung (13) der vom weiteren Ausgang (8) des Mikro- 50 prozessors (1) abgegebene Impuls zugeführt ist. 2. Anordnung zur Überwachung der Funktion eines Mikroprozessors, bei welcher der Mikroprozessor mit einer Vergleichsschaltung verbunden ist, die vom Mikroprozessor gelieferte Daten mit abge- 55 speicherten Solldaten vergleicht, dadurch gekennzeichnet, daß an Ausgänge (5) des Mikroprozessors (1) Eingänge einer speichernden und vergleichenden programmierbaren Logikschaltung (20) und an einen weiteren Ausgang (8) des Mikroprozessors 60 (1) eine Zählschaltung (9) angeschlossen ist, daß Ausgänge der Zählschaltung (9) mit weiteren Eingängen der Logikschaltung (20) verbunden sind und daß ein Ausgang der Logikschaltung (20) mit dem Ausgang (19) der Anordnung verbunden ist. 3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der weitere Ausgang (8) des Mikroprozessors (1) zur Vermeidung von falschen Fehlermeldungen mit einem weiteren Eingang der Logikschaltung (20) verbunden ist.

4. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß an den Ausgang der Logikschaltung (20) ein erster Eingang einer ODER-Schaltung (18) angeschlossen ist und daß der weitere Ausgang (8) des Mikroprozessors (1) mit einem zweiten Eingang der ODER-Schaltung (18) verbunden ist.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß der weitere Ausgang (8) des Mikroprozessors (1) über einen Impulsformer mit dem zweiten Eingang der ODER-Schaltung (18) verbunden ist.

6. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Ausgänge (5) des Mikroprozessors (1) zur Vermeidung von falschen Fehlermeldungen über Zwischenspeicher (21) an die Eingänge der Logikschaltung (20) angeschlossen sind.

7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ferner eine an sich bekannte Schaltung zur Überwachung eines Mikroprozessors (1) mit einer monostabilen Kippschaltung (17) vorgesehen ist.

8. Anordnung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die programmierbare Logikschaltung (20) von einem programmierbaren

Nur-Lese-Speicher (PROM) gebildet ist.

9. Anordnung zur Überwachung der Funktion eines Mikroprozessors, bei welcher der Mikroprozessor mit einer Vergleichsschaltung verbunden ist, die vom Mikroprozessor gelieferte Daten mit abgespeicherten Solldaten vergleicht, dadurch gekennzeichnet, daß an Ausgänge (5) des Mikroprozessors (1) eine erste Gruppe von Eingängen (6) einer Vergleichsschaltung (7) und an einen weiteren Ausgang (8) des Mikroprozessors (1) eine Zählschaltung (9) angeschlossen ist, daß Ausgänge der Zählschaltung (9) mit Adresseneingängen eines Schreib-Lese-Speichers (RAM) verbunden sind, daß Ausgänge des Schreib-Lese-Speichers an eine zweite Gruppe von Eingängen (12) der Vergleichsschaltung (7) angeschlossen sind und daß in einem dem Mikroprozessor zugeordneten Nur-Lese-Speicher (2) gespeicherte Daten beim Start des Programms in den Schreib-Lese-Speicher einschreibbar sind.


10. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß im Nur-Lese-Speicher (23) ferner den Prüfstellen zugeordnete vorgegebene Zeitabstände abgelegt sind, daß ein weiterer Zähler (24) mit vom Mikroprozessor (1) unabhängig erzeugten Zählimpulsen versorgt ist, daß von jedem vom weiteren Ausgang des Mikroprozessors (1) abgegebenen Impuls der weitere Zähler (24) auf einen dem zugehörigen Zeitabstand entsprechenden Wert gesetzt wird und daß Mittel zur Abgabe eines Signals vorgesehen sind, wenn der Zählerstand des weiteren Zählers (24) einen vorgegebenen Wert erreicht.

Hierzu 2 Seite(n) Zeichnungen

Nummer: Int. Cl.6:

DE 37 04 318 C2 G 06 F 11/28

Veröffentlichungstag: 11. April 1996



MP Zähler 20 ROM .5 PAL (PRON) 18 RAM 19 17 I/o 1\_L

Fig. 2

Nummer: Int. Cl.8:

DE 37 04 318 C2 G 06 F 11/28

Veröffentlichungstag: 11. April 1996




Fig. 3




Fig.4